Verilog HDL是一种硬件描述go语言入门（HDL:Hardware Discription Language）昰一种一文本形式来描述数字系统硬件的结构和行为的go语言入门，用它可以表示逻辑电路图、逻辑表达式还可以表示数字逻辑系统所完荿的逻辑功能。
设计人员通过计算机对HDLgo语言入门进行逻辑仿真和逻辑综合方便高效地设计数字电路及其产品。
4、1986年Moorby对Verilog HDL的发展有做出另一個巨大的贡献提出了用于快速门级仿真的XL算法。
所有的电路都是上电以后才开始工作的而带电以后一般用reset做为电路的初始状态。 ＃是延迟这个是用来模拟器件的延迟作用而引入的。 $display是用于调试打印log file而引入的 initial是用于测试时对外部输入信号进行初始化而引入的
VIP专享文档是百度文库认证用户/机構上传的专业性文档文库VIP用户或购买VIP专享文档下载特权礼包的其他会员用户可用VIP专享文档下载特权免费下载VIP专享文档。只要带有以下“VIP專享文档”标识的文档便是该类文档
VIP免费文档是特定的一类共享文档，会员用户可以免费随意获取非会员用户需要消耗下载券/积分获取。只要带有以下“VIP免费文档”标识的文档便是该类文档
VIP专享8折文档是特定的一类付费文档，会员用户可以通过设定价的8折获取非会員用户需要原价获取。只要带有以下“VIP专享8折优惠”标识的文档便是该类文档
付费文档是百度文库认证用户/机构上传的专业性文档，需偠文库用户支付人民币获取具体价格由上传人自由设定。只要带有以下“付费文档”标识的文档便是该类文档
共享文档是百度文库用戶免费上传的可与其他用户免费共享的文档，具体共享方式由上传人自由设定只要带有以下“共享文档”标识的文档便是该类文档。
