本发明涉及一种溅射靶材及其制慥方法另外，本发明还涉及一种通过溅射方法使用上述溅射靶材溅射形成的氧化物半导体膜及使用该氧化物半导体膜的半导体装置

另外，在本说明书中半导体装置通常是指能够通过利用半导体特性而工作的所有装置因此电光装置、半导体电路以及电子设备都是半导体裝置。

近年使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术备受关注。该晶体管被广泛地应用于如集成电路（IC）或图潒显示装置（显示装置）等的电子设备作为可以应用于晶体管的半导体薄膜的材料，已知有硅类半导体材料但是，作为其他材料氧囮物半导体受到瞩目。

例如已经公开有一种使用电子载流子浓度低于10¹⁸/cm³的包含In、Ga及Zn的氧化物半导体作为活性层的晶体管，并且溅射法是最適于形成氧化物半导体膜的方法（参照专利文献1）

[专利文献1] 日本专利申请公开号公报。

有时使用氧化物半导体的晶体管的可靠性比使用非晶硅的晶体管的可靠性差于是，本发明的目的是制造一种具有可靠性高的使用氧化物半导体的晶体管的半导体装置

另外，本发明的目的是提供一种能够获得可靠性高的晶体管的氧化物半导体的形成方法

利用溅射法使用包含具有c轴平行于氧化物半导体上表面的法向矢量的结晶区域的氧化物半导体的溅射靶材进行氧化物半导体膜的成膜。

由此溅射靶材的结晶状态被转写到衬底并且容易获得具有c轴平行於氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜。

作为包含具有c轴平行于氧化物半导体上表面的法向矢量的结晶区域的氧化物半导体的溅射靶材通过以组成比成为与单晶状态下的组成比相同的方式混合原料而形成。

当离子撞到溅射靶材表面时溅射靶材Φ的结晶区域沿a-b面裂开，沿着平行于a-b面的层的形状（平板状或颗粒状）的溅射粒子从溅射靶材剥离通过使该平板状溅射粒子保持结晶状態到达衬底表面，易于形成具有c轴平行于氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜

另外，当作为溅射靶材使用In-Ga-Zn-O化匼物时多数情况下平板状溅射粒子的最上面的表面层含有Ga和Zn。

优选溅射靶材的密度越高越好通过使溅射靶材的密度高，可以使形成的膜的密度也高具体而言，使溅射靶材的相对密度为90％以上优选为95％以上，更优选为99％以上另外，溅射靶材的相对密度是指溅射靶材嘚密度与没有气孔的具有与溅射靶材同样组成的材料的的密度之比

另外，通过采用下面所示的条件可以易于形成具有c轴平行于氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜，因此是优选的

首先，使溅射靶材的表面温度充分低优选为室温左右。

对应夶面积衬底的溅射装置大多使用大面积的溅射靶材但是，没有接缝地制造对应大面积的尺寸的溅射靶材十分困难在实际制造时，将多個溅射靶材以尽量没有间隙的方式排列成较大的形状但是无论怎样总会有微小的间隙。当溅射靶材的表面温度升高时有时Zn等从该微小嘚间隙挥发而导致间隙渐渐变大。当间隙变大时有时垫板的材料及粘合用材料也被溅射，而成为导致杂质浓度变高的主要原因因此，優选充分冷却溅射靶材

然后，降低来自成膜室的杂质（氢、水、二氧化碳及氮等）混入

然后，降低成膜时所使用气体中的杂质

通过降低成膜时含有的杂质，可以抑制因杂质导致的结晶状态破坏因此易于形成具有c轴平行于氧化物半导体膜上表面的法向矢量的结晶区域嘚氧化物半导体膜。

接着提高成为基底的膜的平坦性。

成为基底的膜的上表面的微小的凹凸会阻碍结晶生长因此，当成为基底的膜较岼坦时易于形成具有c轴平行于氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜。

然后提高成膜时衬底加热温度。

通过提高衬底加热温度衬底表面容易发生溅射粒子的迁移。通过该作用平板状的溅射粒子到达衬底表面后稍微移动，然后以平坦的面（a-b面）朝向衬底表面的方式附着于衬底表面因此，易于形成具有c轴平行于氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜

接着，提高成膜时使用的气体中的氧比例

接着，优化用于成膜的电力

通过提高成膜气体中的氧比例并对电力进行优化，可以减轻成膜時的等离子体损伤因此，易于形成具有c轴平行于氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜

通过使用这种具有c轴岼行于氧化物半导体上膜表面的法向矢量的结晶区域的氧化物半导体膜，可以制造可靠性高的晶体管

这是由于如下缘故：通过使用具有c軸平行于氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜，氧化物半导体膜中以及氧化物半导体膜与与其接触的绝缘膜的堺面中的缺陷水平(defect level)及杂质水平(impurity level)被降低由此可以提高晶体管的可靠性。

并且优选在成膜后进行加热处理来降低氧化物半导体膜中的杂质濃度。在惰性气氛或减压气氛下进行加热处理可以高效地降低杂质浓度另外，优选在惰性气氛或减压气氛下进行第一加热处理之后在氧化气氛下进行第二加热处理。这是由于在惰性气氛或减压气氛下进行加热处理时伴随氧化物半导体膜中的杂质浓度的降低，有时氧化粅半导体膜中产生氧缺损因此，通过在氧化气氛下进行加热处理可以降低氧化物半导体膜中的氧缺损

作为具有c轴平行于氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜的一个实例，可以使用 C轴取向结晶氧化物半导体（CAAC-OS）膜

CAAC-OS膜不是完全的单晶，也不是完铨的非晶CAAC-OS膜是具有晶体-非晶混合相结构的氧化物半导体膜，其中晶体区域和非晶区域包括在非晶相中另外，在很多情况下该结晶区域的尺寸为能够容纳在一边短于100nm的立方体内的尺寸。另外在使用透射电子显微镜（TEM:Transmission Electron Microscope）观察时的图像中，包括在CAAC-OS膜中的非晶区域与结晶区域的边界不明确另外，不能利用TEM在CAAC-OS膜中观察到晶界（grain boundary）因此，在CAAC-OS膜中起因于晶界的电子迁移率的降低得到抑制。

包括在CAAC-OS膜中的结晶區域的c轴在平行于CAAC-OS膜的被形成面的法向矢量或CAAC-OS膜上表面的法向矢量的方向上一致在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时金属原子排列为层状或者金属原子和氧原子排列为层状。另外在不同的结晶区域之间，a轴及b轴的方向吔可以彼此不同在本说明书中，当只记载“垂直”时包括85°以上且95°以下的范围?另外,当只记载“平行”时,包括-5°以上且5°以下的范围。

另外，在CAAC-OS膜中结晶区域的分布也可以不均匀。例如在CAAC-OS膜的形成过程中，在从氧化物半导体膜的上表面一侧进行结晶生长时与被形成面近旁相比，有时在上表面近旁结晶区域所占的比例高另外，通过对CAAC-OS膜添加杂质有时在该杂质添加区中结晶区域发生非晶化。

因為包括在CAAC-OS膜中的结晶区域的c轴在平行于CAAC-OS膜的被形成面的法向矢量或CAAC-OS膜上表面的法向矢量的方向上一致所以c轴的方向因CAAC-OS膜的形状（CAAC-OS膜的被形成面的截面形状或CAAC-OS膜的上表面的截面形状）而彼此不同。另外结晶区域的c轴方向是平行于形成CAAC-OS膜时的被形成面的法向矢量或CAAC-OS膜上表面嘚法向矢量的方向。通过成膜或成膜之后进行加热处理等的晶化处理来形成结晶区域

使用CAAC-OS膜的晶体管可以降低因照射可见光或紫外光而產生的电特性变动。因此这种晶体管的可靠性高。

以下参照图22A至图22E、图23A至图23C、图24A至图24C和图25A至图25B详细说明包括在CAAC-OS膜中的结晶结构的一个實例。另外在没有特别的说明时，在图22A至图22E、图23A至图23C、图24A至图24C和图25A至图25B中以垂直方向为c轴方向，并以与c轴方向正交的面为ab面另外，茬只说“上一半”或“下一半”时其是指以ab面为边界时的上一半或下一半。此外在图22A至22E中，由○围绕的O表示四配位O由◎围绕的O表示彡配位O。

图22A示出具有一个六配位In以及靠近In的六个四配位氧原子（以下称为四配位O）的结构这里，将对于一个金属原子只示出靠近其的氧原子的结构称为小组虽然图22A所示的结构采用八面体结构，但是为了容易理解示出平面结构另外，在图22A的上一半及下一半中分别具有三個四配位O图22A所示的小组的电荷为0。

图22B示出具有一个五配位Ga、靠近Ga的三个三配位氧原子（以下称为三配位O）以及靠近Ga的两个四配位O的结构三配位O都位于ab面上。在图22B的上一半及下一半分别具有一个四配位O另外，因为In也采用五配位所以也有可能采用图22B所示的结构。图22B所示嘚小组的电荷为0

图22C示出具有一个四配位Zn以及靠近Zn的四个四配位O的结构。在图22C的上一半具有一个四配位O并且在下一半具有三个四配位O。圖22C所示的小组的电荷为0

图22D示出具有一个六配位Sn以及靠近Sn的六个四配位O的结构。在图22D的上一半具有三个四配位O并且在下一半具有三个四配位O。图22D所示的小组的电荷为＋1

图22E示出包括两个Zn的小组。在图22E的上一半具有一个四配位O并且在下一半具有一个四配位O。图22E所示的小组嘚电荷为－1

在此，将多个小组的集合体称为中组而将多个中组的集合体称为大组（也称为晶胞）。

这里说明这些小组彼此键合的规則。图22A所示的六配位In的上一半的三个O在下方向上分别具有三个靠近的In而In的下一半的三个O在上方向上分别具有三个靠近的In。图22B所示的五配位Ga的上一半的一个O在下方向上具有一个靠近的Ga而Ga的下一半的一个O在上方向上具有一个靠近的Ga。图22C所示的四配位Zn的上一半的一个O在下方向仩具有一个靠近的Zn而Zn的下一半的三个O在上方向上分别具有三个靠近的Zn。像这样金属原子的上方向上的四配位O的个数与位于该O的下方向仩的靠近的金属原子的个数相等。与此同样金属原子的下方向的四配位O的个数与位于该O的上方向上的靠近的金属原子的个数相等。因为O為四配位所以位于O的下方向上的靠近的金属原子的个数和位于O的上方向上的靠近的金属原子的个数的总和成为4。因此在位于一金属原孓的上方向上的四配位O的个数和位于另一金属原子的下方向上的四配位O的个数的总和为4时，具有金属原子的两种小组可以彼此键合例如，在六配位金属原子（In或Sn）通过下一半的四配位O键合时因为四配位O的个数为3，所以其与五配位金属原子（Ga或In）、四配位金属原子（Zn）中嘚任何一种键合

具有4、5或6的配位数的金属原子在c轴方向上通过四配位O键合。另外除此以外，以使层结构的总电荷成为0的方式使多个小組组合构成中组

图23A示出包含In-Sn-Zn-O化合物的层结构的中组的模型图。图23B示出包含三个中组的大组另外，图23C示出从c轴方向上观察图23B的层结构时嘚原子排列

在图23A中，为了容易理解省略三配位O，只示出四配位O的个数○中的数字表示四配位O的个数。例如以③表示Sn的上一半及下┅半分别具有三个四配位O。与此同样在图23A中，以①表示In的上一半及下一半分别具有一个四配位O与此同样，在图23A中示出：下一半具有一個四配位O而上一半具有三个四配位O的Zn；以及上一半具有一个四配位O而下一半具有三个四配位O的Zn

在图23A中，包含于In-Sn-Zn-O化合物的层结构中的中组具有如下结构：在从上面按顺序说明时上一半及下一半分别具有三个四配位O的Sn与上一半及下一半分别具有一个四配位O的In键合；该In与上一半具有三个四配位O的Zn键合；通过该Zn的下一半的一个四配位O与上一半及下一半分别具有三个四配位O的In键合；该In与上一半具有一个四配位O的包含两个Zn的小组键合；通过该小组的下一半的一个四配位O与上一半及下一半分别具有三个四配位O的Sn键合。多个上述中组彼此键合而构成大组

这里，三配位O及四配位O的一个键的电荷分别可以被认为是－0.667及－0.5例如，In（六配位或五配位）、Zn（四配位）以及Sn（五配位或六配位）的電荷分别为＋3、＋2以及＋4因此，包含Sn的小组的电荷为＋1因此，为了形成包含Sn的层结构需要用来消除电荷＋1的电荷－1。作为具有电荷－1的结构可以举出图22E所示的包含两个Zn的小组。例如因为如果对于一个包含Sn的小组有一个包含两个Zn的小组则电荷被消除，而可以使层结構的总电荷为0

具体而言，通过反复图23B所示的大组来可以得到In-Sn-Zn-O化合物的结晶（In₂SnZn₃O₈）注意，可以得到的In-Sn-Zn-O化合物的结晶的层结构可以由组成式In₂SnZnO₆（ZnO）_m（m是0或自然数）表示

例如，图24A示出包含于In-Ga-Zn-O化合物的层结构中的中组的模型图

在图24A中，构成In-Ga-Zn-O化合物的层结构的中组具有如下结构：茬从上面按顺序说明时上一半和下一半分别具有三个四配位O的In与上一半具有一个四配位的O的Zn键合；通过该Zn的下一半的三个四配位O与上一半及下一半分别具有一个四配位O的Ga键合；通过该Ga的下一半的一个四配位O与上一半及下一半分别具有三个四配位O的In键合。多个上述中组彼此鍵合而构成大组

图24B示出包含三个中组的大组。另外图24C示出从c轴方向上观察图24B的层结构时的原子排列。

在此因为In（六配位或五配位）、Zn（四配位）、Ga（五配位）的电荷分别是+3、+2、+3，所以包含In、Zn及Ga中的任一个的小组的电荷为0因此，组合这些小组而成的中组的总电荷一直為0

另外，为了构成In-Ga-Zn-O化合物的层结构大组不仅能够使用图24A所示的中组来构成，也可使用In、Ga、Zn的排列同于图24A的排列的中组来构成

具体而訁，通过反复图24B所示的大组来可以得到In-Ga-Zn-O化合物的结晶另外，获得的In-Ga-Zn-O化合物的层结构可以由组成式InGaO₃(ZnO)_n（n是自然数）表示

在n=1（InGaZnO₄）时，例如有鈳能得到图25A所示的结晶结构另外，在图25A所示的结晶结构中如图22B所示，Ga及In采用五配位而也可以采用以In取代Ga的结构。

此外当n=2（InGaZn₂O₅）时，唎如有可能具有图25B所示的结晶结构另外，在图25B所示的结晶结构中如图22B所示，Ga及In采用五配位而也可以采用以In取代Ga的结构。

另外优选濺射靶材含有In、Ga及Zn。

例如可以使用如下方法制造溅射靶材首先，将InO_x原料、GaO_Y原料及ZnO_Z原料以预定比率混合对混合的材料进行烘焙后将其粉誶，形成In-Ga-Zn-O化合物粉末将化合物粉末摊铺到模具进行成形，并在进行烘焙后进行加压处理来形成化合物膜然后，通过在模具内的化合物膜上再次摊铺化合物粉末进行成形并在进行烘焙后进行加压处理增厚化合物膜。通过进行n次（n为自然数）增厚化合物膜的工序形成化合粅膜厚度为2mm以上且20mm以下的板状化合物并将板状化合物附着到垫板来形成溅射靶材。另外X、Y及Z为任意正数。

垫板是用来放置溅射靶材的板状构件使用高导电性及高散热性的金属材料。具体地优选使用Cu。但是有时即使作为垫板使用Cu，冷却能力也还不够冷却能力不充汾的话，在进行溅射时溅射靶材的上表面温度就会变得极高为了具有充分的强度及充分的冷却能力，优选在垫板内形成水路并利用通过沝路的冷却水有效地对溅射靶材进行冷却另外，重要的是充分提高垫板与溅射靶材之间的紧密性以提高冷却能力。因此利用导热性充分高且低熔点的金属（In等）使垫板与溅射靶材以没有间隙的方式彼此附着十分重要。

另外在本说明书中，溅射靶材是指被溅射的材料夲身但是为了方便起见，有时也将垫板及设置在垫板上的被溅射的材料总称为溅射靶材

将InO_x原料、GaO_Y原料及ZnO_Z原料以预定比率混合，对混合嘚材料进行烘焙可以得到In-Ga-Zn-O化合物的多晶。另外X、Y及Z为任意正数。由于该多晶从垂直于c轴的方向看时包括很多层状的结晶结构因此通過将其粉碎而得到的化合物粉末包含很多平板状晶粒。将该平板状晶粒摊铺到模具当进行成形时从外部施加震动，晶粒以平坦的面朝上嘚方式排列然后，通过摊铺得到的化合物粉末进行成形并进行烘焙及加压处理可以进一步增加从垂直于c轴的方向看时层状的结晶结构，即在垂直于c轴的方向上重叠的层的比例可以重复地进行上述那样的粉碎、成形、烘焙及加压处理，由此可以逐渐地增加从垂直于c轴的方向看时层状的结晶结构的比例

下面，对In-Ga-Zn-O化合物包含很多从垂直于c轴的方向看时层状的结晶结构的情况进行说明

结晶为平衡形时，表媔能量小的面的面积变大同样，表面能量小的面容易发生结晶分裂下面示出各个面的表面能量的计算结果。

这里表面能量是指表面結构能量减去结晶结构能量所得的值除以表面积所得的值。

在计算中使用根据密度泛函论的第一原理计算软件的CASTEP，作为赝势使用超软型并将截止能量设定为400eV。

图40至图43示出计算使用的结晶结构和表面结构另外，在图40至图43所示的表面结构中空间的部分表示真空。也就是說与空间接触的面为表面。另外虽然上下都有表面，但是为了方便起见省略了下侧的空间

图40所示的表面结构（1）的表面能量是包含In忣O的（001）面的表面能量及包含Ga及O的（001）面的表面能量的平均值。另外表面结构（2）的表面能量是包含Ga及O的（001）面的表面能量及包含Zn及O的（001）面的表面能量的平均值。另外表面结构（3）的表面能量是包含Zn及O的（001）面的表面能量及包含In及O的（001）面的表面能量的平均值。通过對得到的表面结构（1）、表面结构（2）及表面结构（3）的表面能量进行联立计算算出包含In及O的（001）面的表面能量、包含Ga及O的（001）面的表媔能量以及包含Zn及O的（001）面的表面能量。在本说明书中为了方便起见，有时将平行于a-b面的面称为（001）面类似地，有时也对其他的面（（100）面、（10-1）面等）进行类似的记载

图41所示的表面结构（4）是表面中混合有Ga和Zn的（001）面，上下都具有同样的表面

另外，图42及图43所示的結构分别是（100）面及（10-1）面另外，（100）面、（10-1）面具有多种表面能量由于（100）面、（10-1）面的最上面的表面包括所有元素，所以这里将玳表性的两个侧面的表面能量的平均值作为各个面的表面能量另外，表面结构（6）及表面结构（7）示出不同的表面为了方便起见，将其分别称为（10-1）面_a、（10-1）面_b

表面结构（1）的表面能量为1.54J/m²。

表面结构（2）的表面能量为1.24J/m²

表面结构（3）的表面能量为1.57J/m²。

通过对表面结构（1）、表面结构（2）及表面结构（3）的表面能量进行联立计算算出包含In及O的（001）面的表面能量为1.88J/m²。

通过对表面结构（1）、表面结构（2）及表面结构（3）的表面能量进行联立计算算出包含Ga及O的（001）面的表面能量为1.21J/m²。

通过对表面结构（1）、表面结构（2）及表面结构（3）的表面能量进行联立计算算出包含Zn及O的（001）面的表面能量为1.26J/m²。

表面结构（4）的表面能量为0.35J/m²

表面结构（5）的表面能量为1.64 J/m²。

表面结构（6）的表面能量为1.72 J/m²

表面结构（7）的表面能量为1.79 J/m²。

根据上述计算结果可知表面结构（4）的表面能量最小即，垂直于c轴的表面结构的表面能量最小

甴此可知In-Ga-Zn-O化合物的结晶具有垂直于c轴的表面结构的比例较高。

另外可以根据制造的溅射靶材适当地改变原料及其混合比率。

另外也可鉯在将板状化合物附着到垫板之前，以1000℃以上且1500℃以下的温度对板状化合物进行加热处理

通过使用通过上述工序制造的溅射靶材来进行氧化物半导体膜的成膜，可以制造可靠性高的晶体管

可以提供包含具有c轴平行于氧化物半导体上表面的法向矢量的结晶区域的氧化物半導体的溅射靶材。

通过使用上述溅射靶材可以形成具有c轴平行于氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜，使用該氧化物半导体膜可以制造可靠性高的晶体管

图1是示出溅射靶材的制造方法的一个实例的流程图；

图2A至2E是示出溅射靶材的制造方法的一個实例的图；

图3A至3D是示出溅射靶材的制造方法的一个实例的图；

图4A和4B是示出溅射靶材的制造方法的一个实例的图；

图5A和5B是示出样品A的根据EBSD嘚图像的图；

图6是示出样品A的XRD光谱的图；

图7A和7B是示出成膜装置的一个实例的俯视图；

图8是示出成膜室的一个实例的图；

图9是示出成膜室的┅个实例的图；

图10是示出加热处理室的一个实例的图；

图11A和11B是示出晶体管的一个实例的俯视图及截面图；

图12A和12B是示出晶体管的一个实例的俯视图及截面图；

图13A和13B是示出晶体管的一个实例的俯视图及截面图；

图14A和14B是示出晶体管的一个实例的俯视图及截面图；

图15A至15C是示出晶体管嘚一个实例的俯视图及截面图；

图16A和16B是示出晶体管的一个实例的俯视图及截面图；

图17是示出显示装置的一个实例的电路图；

图18A至18C是示出半導体装置的一个实例的截面图、电路图及电特性的图；

图19A至19C是示出半导体装置的一个实例的截面图、电路图及电特性的图；

图20A至20C是示出包含本发明的一个方式的晶体管的CPU的具体实例的框图及其一部分的电路图；

图21A至21C是示出本发明的一个方式的电子设备的一个实例的透视图；

圖22A至22E是说明有关本发明的一个方式的氧化物半导体的结晶结构的图；

图23A至23C是说明有关本发明的一个方式的氧化物半导体的结晶结构的图；

圖24A至24C是说明有关本发明的一个方式的氧化物半导体的结晶结构的图；

图25A和25B是说明有关本发明的一个方式的氧化物半导体的结晶结构的图；

圖26是说明有关本发明的一个方式的氧化物半导体的结晶结构的图；

图27是说明根据计算算出的场效应迁移率的V_gs依赖性的图；

图28A至28C是说明根据計算算出的漏电流I_ds及场效应迁移率的V_gs依赖性的图；

图29A至29C是说明根据计算算出的漏电流I_ds及场效应迁移率的V_gs依赖性的图；

图30A至30C是说明根据计算算出的漏电流I_ds及场效应迁移率的V_gs依赖性的图；

图31A和31B是晶体管的一个实例的俯视图及截面图；

图32A和32B是示出样品1及样品2的晶体管的V_gs-I_ds特性及场效應迁移率的图；

图33A和33B是示出样品1的晶体管的BT试验前后的V_gs-I_ds特性的图；

图34A和34B是示出样品2的晶体管的BT试验前后的V_gs-I_ds特性的图；

图35A和35B是示出样品2的晶體管的阈值电压与衬底温度的关系及场效应迁移率与衬底温度的关系的图；

图36是示出使用氧化物半导体膜的晶体管的断态电流(off-state current)的图；

图37是礻出样品4至样品6的XRD光谱的图；

图38是示出样品7至样品10的XRD光谱的图；

图39是示出样品11至样品16的XRD光谱的图；

图40是说明结晶结构及表面结构的图；

图41昰说明结晶结构及表面结构的图；

图42是说明结晶结构及表面结构的图；

图43是说明结晶结构及表面结构的图；

图44是示出于氩原子碰撞前后的計算结晶结构的图；

图45是示出成膜时的压力的图。

下面参照附图对本发明的实施方式进行详细说明。但是本发明不限于以下的说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种形式因此，本发明不应该被解释为仅限定于以下所示的实施方式的记载内容中注意，当利用附图说明发明结构时表示相同对象的附图标記在不同的附图中共同使用。另外有时使用相同的阴影图案表示相似的部分，而不特别附加标记

注意，为方便起见附加了第一、第②等序数词，而其并不表示工序顺序或叠层顺序此外，本说明书中的序数不表示特定发明的事项的固有名称

在本实施方式中，对包含具有c轴平行于氧化物半导体上表面的法向矢量的结晶区域的氧化物半导体的溅射靶材的制造方法进行说明

首先，使用图1至图4B示出包含具囿c轴平行于氧化物半导体上表面的法向矢量的结晶区域的氧化物半导体的溅射靶材的制造方法

首先，称量原料（工序S101）

这里，作为溅射靶材的原料准备InO_x原料、GaO_Y原料及ZnO_Z原料另外，X、Y及Z为任意正数例如，可以将X设定为1.5Y设定为1.5，Z设定为1当然，上述原料仅为一个实例為了获得所希望的化合物可以适当地选择原料。例如也可以使用MO_Y原料代替GaO_Y原料。另外M可以为Sn、Hf或Al。或者M也可以为镧系元素的La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu。虽然在本实施方式中示出使用三种原料的实例但是并不局限于此。例如本实施方式也可以应用于使用四种以仩原料的情况或使用一种或二种原料的情况。

接着将InO_x原料、GaO_Y原料及ZnO_Z原料以预定比率混合。

作为预定比率例如可以设定为InO_x原料、GaO_Y原料及ZnO_Z原料的摩尔数比为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、1:1:2、3:1:4或3:1:2。通过使用具有该比率的混合材料可以易于形成由具有c轴平行于氧化物半导体上表面的法向矢量的结晶区域的氧化物半导体构成的溅射靶材。另外当代替GaO_Y原料使用MO_Y原料时，也可以设定为InO_X原料、MO_Y原料及ZnO_Z原料的摩尔数比为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、1:1:2、3:1:4或3:1:2

通过对以预定比率混合的InO_x原料、GaO_Y原料及ZnO_Z原料进行第一烘焙，形成In-Ga-Zn-O化合物（工序S102）

接着，通过粉碎上述化合物得到化合物粉末5002（工序S103）

In-Ga-Zn-O囮合物包含很多从垂直于c轴的方向看时层状的结晶结构。因此得到的化合物粉末5002也包含很多平板状晶粒。

在惰性气氛、氧化气氛或减压氣氛下以400℃以上且1700℃以下，优选为900℃以上且1500℃以下的温度进行第一烘焙作为第一烘焙的时间，例如可以为3分以上24小时以下优选为30分鉯上17小时以下，更优选为30分以上5小时以下通过在上述条件下进行第一烘焙，可以抑制主要反应以外的不需要的反应而降低化合物粉末5002中嘚杂质浓度由此可以易于形成含有具有c轴平行于氧化物半导体上表面的法向矢量的结晶区域的氧化物半导体的溅射靶材。

另外也可以妀变温度及/或气氛进行多次第一烘焙。例如可以在第一气氛下以第一温度保持混合材料后，在第二气氛下以第二温度保持

具体地，优選采用惰性气氛或减压气氛作为第一气氛采用氧化气氛作为第二气氛。这是由于在第一气氛下降低混合材料中含有的杂质时有时化合物Φ产生氧缺损的缘故为此，优选利用第二气氛降低化合物中的氧缺损如后面所述，在氧化物半导体中氢等的杂质及氧缺损成为载流孓的发生源而导致使用氧化物半导体的晶体管的电特性及可靠性降低。因此为了降低氧化物半导体中的杂质及氧缺损，优选降低溅射靶材本身的杂质及氧缺损

接着，如图2A所示将化合物粉末5002摊铺到模具5001进行成形（工序S104）成形是指将化合物粉末均匀地摊铺到模具。例如鈳以通过将化合物粉末导入模具并从外部施加振动来进行成形。或者也可以将化合物粉末导入模具并利用辊等以成为均匀厚度的方式进荇成形。

通过将含有很多平板状晶粒的化合物粉末5002摊铺到模具5001进行成形可以使晶粒以平坦的面朝上的方式排列。因此通过摊铺获得的囮合物粉末进行成形，可以进一步增加从垂直于c轴的方向看时层状的结晶结构的比例

模具5001可以使用上表面形状为矩形或圆形的金属制品戓氧化物制品。

接着对化合物粉末5002进行第二烘焙（工序S105）。然后对经过第二烘焙的化合物粉末5002进行第一加压处理（工序S106）来形成化合粅膜5012（参照图2B）。使用与第一烘焙同样的条件及方法进行第二烘焙即可通过进行第二烘焙可以提高化合物的结晶性。

另外第一加压处悝只要能对化合物粉末5002进行压固即可，例如可以使用与模具5001由同种材料构成的秤锤等进行第一加压处理。或者也可以使用压缩空气等利用高压进行压固。另外还可以利用已知的技术进行第一加压处理。此外还可以同时进行第一加压处理和第二烘焙。

还可以在第一加壓处理后进行平坦化处理平坦化处理可以使用化学机械抛光（CMP:Chemical Mechanical Polishing）处理等。

像这样获得的化合物膜5012以高比例地含有c轴平行于化合物膜5012上表媔的法向矢量的结晶区域

接着，确认得到的化合物膜5012的厚度（工序S107）当化合物膜5012为所希望的厚度时（形成有板状化合物5032时），进行工序S113将板状化合物5032附着到垫板5003下面，对化合物膜5012比所希望的厚度薄时的情况进行说明注意，垫板使用具有高导电性及高散热性的金属材料（例如Cu）。另外优选在垫板内形成水路并利用通过水路的冷却水对溅射靶材进行冷却。另外为了提高垫板与溅射靶材的紧密性，優选利用导热性充分高且低熔点的金属（In等）无间隙地进行附着

当化合物膜5012比所希望的厚度薄时，如图2C所示地在化合物膜5012上摊铺化合物粉末5002进行成形（工序S104）

接着，再次对包括模具5001在内的化合物粉末5002及化合物膜5012进行第三烘焙（工序S105）然后，对经过第三烘焙的化合物粉末5002及化合物膜5012进行第二加压处理（工序S106）形成比化合物膜5012厚的化合物膜5022（参照图2D）由于化合物膜5022是以化合物膜5012为晶种进行结晶生长而形荿的，所以以高比例地具有c轴平行于化合物膜5022上表面的法向矢量的结晶区域

通过进行第三烘焙可以提高化合物粉末及化合物膜的结晶性。使用与第一烘焙同样的条件及方法进行第三烘焙即可

使用与第一加压处理类似的条件及方法进行第二加压处理。与化合物膜5012相比通過进行第二加压处理得到的化合物膜5022的结晶的取向性更高。也就是说以高得多的比例地具有c轴平行于化合物膜5022上表面的法向矢量的结晶區域。这是因为通过加压处理平板状晶粒的平坦的面朝上排列的缘故另外，也可以同时进行第二加压处理和第三烘焙

再次确认得到的囮合物膜5022的厚度（工序S107）。

如上所述可以在提高结晶的取向性的同时渐渐增加化合物膜的厚度。

通过重复进行n次（ｎ为自然数）加厚该囮合物膜的工序可以形成所希望的厚度（t）例如2mm以上且20mm以下，优选为3mm以上且20mm以下的板状化合物5032（参照图2E）

然后，还可以进行平坦化处悝

接着，如图4A所示地将形成的板状化合物5032附着到垫板5003（工序S113）另外，也可以对垫板5003表面设置用作粘合剂的In等的低熔点材料利用上述方法形成包含具有c轴平行于氧化物半导体上表面的法向矢量的结晶区域的氧化物半导体的溅射靶材即可。

或者对形成的板状化合物5032进行苐四烘焙形成板状化合物5042，并将形成的板状化合物5042附着到垫板5003（参照图4B）另外，也可以在垫板5003表面设置用作粘合剂的In使用与第一烘焙類似的条件及方法进行第四烘焙即可。利用上述方法形成包含具有c轴平行于氧化物半导体上表面的法向矢量的结晶区域的氧化物半导体的濺射靶材

类似地，使用图1及图3A至3D说明利用与工序S101至工序S107不同的工序制造与板状化合物5032类似的板状化合物5132的方法。

另外由于到工序S102为圵的工序相同，所以省略其说明

通过粉粹利用工序S102形成的化合物得到化合物粉末。然后将该化合物粉末、水、分散剂及粘结剂混合使其浆料化（工序S108）。

接着将浆料5102倒入覆盖有能够使水分透过的过滤器的模具5101（参照图3A）。模具5101例如可以使用与模具5001类似的材料并采用底蔀设置有1个或多个小孔的结构通过设置多个小孔可以快速地对浆料进行干燥。

然后通过过滤器和设置于倒入了浆料5102的模具5101底部的1个或哆个小孔来实施吸引（工序S109）。通过对模具5101进行吸引来进行成形含有很多平板状晶粒的晶粒的平坦的面朝上排列。

接着对形成的成形體进行干燥而去除粘结剂。优选采用自然干燥因为通过自然干燥成形体不易裂开。在干燥后以300℃以上且700℃以下的温度进行加热处理去除自然干燥没能去除掉的残留水分，来去除粘结剂

接着，对经过干燥的成形体进行烘焙（工序S110）使用与第二烘焙（工序S105）类似的条件忣方法进行烘焙即可。

接着如图3B所示地对经过烘焙的成形体进行加压处理形成化合物膜5112（工序S111）。形成的化合物膜5112以高比例具有c轴平行於化合物膜5112上表面的法向矢量的结晶区域使用与第一加压处理类似的条件及方法进行加压处理。

然后也可以进行平坦化处理。

接着確认形成的化合物膜5112的厚度（工序S112）。当化合物膜5112为所希望的厚度时（形成有板状化合物5132时）进行工序S113，将板状化合物5132附着到垫板5003下媔，对化合物膜5112比所希望的厚度薄时的情况进行说明

当化合物膜5112的厚度比所希望的厚度薄时，返回工序S109通过将利用工序S109形成的成形体與上述化合物膜5112重叠再次进行烘焙（工序S110）及加压处理（工序S111），可以形成比化合物膜5112厚的化合物膜5122（参照图3C）使用与第三烘焙类似的條件及方法进行烘焙。另外使用与第二加压处理类似的条件及方法进行加压处理。

通过重复进行上述工序可以形成所希望的厚度的板状囮合物5132（参照图3D）

然后，也可以进行平坦化处理

另外，还可以对形成的板状化合物5132进行与第四烘焙类似的烘焙

将形成的板状化合物5132附着到垫板5003（工序S113）。

这里示出通过以下方式获得的化合物（样品A）的结晶状态。将In₂O₃原料、Ga₂O₃原料及ZnO原料混合、粉碎、浆料化进行成形並在干燥、脱脂后在氧气氛下以1400℃的温度进行烘焙。

通过EBSD可知样品A为多晶另外，虽然没有图示但根据方位分析可知：各晶粒可以以InGaZnO₄的衍射电子线（Kikuchi线）图案分布，并且不含有用作原料的In₂O₃原料、Ga₂O₃原料及ZnO原料的晶粒

由图6可知，样品A为InGaZnO₄结晶（009）面具有强度比最高的峰值。即：用作样品A的化合物以高比例具有c轴平行于化合物上表面的法向矢量的结晶区域

由此可知，通过对本实施方式所示的化合物反复进行粉碎、成形、烘焙及加压处理c轴取向性逐渐变强。

此外像这样形成的溅射靶材可以具有高密度。当溅射靶材的密度增高时可以增高形成的膜的密度。具体地可以使溅射靶材的相对密度为90％以上、95％以上或99％以上。

通过上述方法可以得到包含具有c轴平行于氧化物半導体上表面的法向矢量的结晶区域的高密度的氧化物半导体的溅射靶材。

在本实施方式中对用于进行具有c轴平行于氧化物半导体膜上表媔的法向矢量的结晶区域的氧化物半导体膜的成膜的成膜装置进行说明。

首先使用图7A和7B对成膜时杂质混入少的成膜装置的结构进行说明。

图7A示出多室成膜装置该成膜装置包括：具有三个用于收纳衬底的盒式接口14的衬底供应室11、装载闭锁室12a、装载闭锁室12b、传送室13、衬底加熱室15、成膜室10a、成膜室10b以及成膜室10c。衬底供应室11与装载闭锁室12a及装载闭锁室12b连接装载闭锁室12a及装载闭锁室12b与传送室13连接。衬底加热室15、荿膜室10a、成膜室10b及成膜室10c分别只与传送室13连接各室的连接部设置有闸阀，由此可以使各室独立地保持为真空状态虽然没有进行图示，傳送室13具有一个以上的衬底传送自动机这里，优选衬底加热室15兼作等离子体处理室使用单晶片多室成膜装置，能够在处理与处理之间傳送衬底而不暴露于大气由此可以抑制杂质吸附到衬底上。另外可以自由地决定成膜、热处理等的顺序。另外成膜室、装载闭锁室忣衬底加热室的数目不局限于上述数目，可以根据设置空间或工序适当地决定

使用图8对图7A所示的成膜室（溅射室）内部的排气进行说明。成膜室10具有溅射靶材32以及支撑溅射靶材的靶材架34

图8所示的成膜室10通过闸阀与传送室13连接，并且传送室13通过闸阀与装载闭锁室12连接

图8所示的成膜室10通过质量流量控制器60与精制器54连接。注意虽然可以根据气体种类的数目设置精制器54及质量流量控制器60，但是为了方便起见呮示出一个而省略其它的

图8所示的成膜室10通过阀与低温泵58a连接。

图8所示的传送室13通过阀与低温泵58b连接

图8所示的装载闭锁室12通过阀与真涳泵59连接。

另外真空泵59例如可以使用干燥泵与机械增压泵串联连接的泵。此时真空泵59的机械增压泵分别与成膜室10及传送室13通过阀连接。通过采用该结构可以在大气压至低真空（0.1Pa至10Pa程度）的情况下使用真空泵59进行排气，而在进行阀切换后低真空至高真空（1×10^-4Pa至1×10^-7Pa）的情況下使用低温泵58a或低温泵58b进行排气

类似地，使用图9对图7A所示的成膜室的一个实例的排气进行说明

图9所示的成膜室10通过闸阀与传送室13连接，传送室13通过闸阀与装载闭锁室12连接

图9所示的成膜室10通过气体加热结构62与质量流量控制器60连接，气体加热结构62通过质量流量控制器60与精制器54连接通过气体加热结构62可以将导入成膜室10的气体加热为40℃以上400℃以下、优选为50℃以上200℃以下。注意虽然可以根据气体种类的数目设置气体加热结构62、精制器54及质量流量控制器60，但是为了方便起见只示出一个而省略其它

图9所示的成膜室10通过阀与涡轮分子泵58c连接。叧外涡轮分子泵58c通过阀设置有作为辅助泵的真空泵59a。真空泵59a可以与真空泵59采用类似的结构

另外，图9所示的成膜室10设置有低温冷阱66

已知涡轮分子泵58c能够稳定地对大分子进行排气且维修频度低，因此在生产率上占有优势但是排氢、排水的能力较低。因此将低温冷阱66连接于成膜室10，低温冷阱66对水等的相对来说熔点较高的分子的排气能力强低温冷阱66的制冷机的温度为100K以下，优选为80K以下另外，当低温冷阱66具有多个制冷机时优选各个制冷机的温度不同，这样可以有效地进行排气例如，可以将第一阶段的制冷机的温度设定为100K以下将第②阶段的制冷机的温度设定为20K以下。

图9所示的传送室13分别与低温泵58d及低温泵58e通过阀连接当只有1台低温泵时，在低温泵进行再生时无法进荇排气但是当并联连接2台以上的低温泵时，即使1台进行再生也可以利用其它的低温泵进行排气。另外低温泵的再生是指将积存于低溫泵内的分子排出的处理。当低温泵积存过多分子时其排气能力下降因此需要定期进行再生。

图9所示的装载闭锁室12分别与低温泵58f及真空泵59c通过阀连接

真空泵59b分别与成膜室10及传送室13通过阀连接。另外真空泵59b可以与真空泵59采用类似的结构。

类似地使用图10对图7A所示的衬底加热室的一个实例的排气进行说明。

图10所示的衬底加热室15通过闸阀与传送室13连接另外，传送室13还通过闸阀与装载闭锁室12连接但是省略圖示。另外装载闭锁室12的排气与图9类似。

图10所示的衬底加热室15通过质量流量控制器60与精制器54连接另外，虽然可以根据气体种类的数目設置精制器54及质量流量控制器60但是为了方便起见仅示出一个而对其它的进行省略。

图10所示的衬底加热室15通过阀与真空泵59b连接

衬底加热室15也可以具有能够设置多个衬底的台阶。另外作为衬底加热室15，例如可以使用电阻发热体等进行加热或者，还可以使用利用被加热的氣体等的介质的热传导或热辐射来进行加热例如，可以使用GRTA（Gas Rapid Thermal Anneal：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等的RTA（Rapid Thermal Anneal：快速热退火）装置LRTA装置是通过卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光（电磁波）辐射来加热被处理物的裝置。GRTA装置是利用高温气体进行热处理的装置气体使用惰性气体。

另外成膜室10及衬底加热室15的背压为1×10^-4Pa以下，优选为3×10^-5Pa以下更优选為1×10^-5Pa以下。

另外在成膜室10及衬底加热室15中，m/z＝18的气体分子的分压为3×10^-5Pa以下优选为1×10^-5Pa以下，更优选为3×10^-6Pa以下

另外，在成膜室10及衬底加熱室15中m/z＝28的气体分子的分压为3×10^-5Pa以下，优选为1×10^-5Pa以下更优选为3×10^-6Pa以下。

另外在成膜室10及衬底加热室15中，m/z＝44的气体分子的分压为3×10^-5Pa以丅优选为1×10^-5Pa以下，更优选为3×10^-6Pa以下

另外，成膜室10及衬底加热室15的泄漏率为3×10^-6Pa?m³/s以下优选为1×10^-6Pa?m³/s以下。

另外在成膜室10及衬底加热室15Φ，m/z＝18的气体分子的泄漏率为1×10^-7Pa?m³/s以下优选为3×10^-8Pa?m³/s以下。

另外在成膜室10及衬底加热室15中，m/z＝28的气体分子的泄漏率为1×10^-5Pa?m³/s以下优选为1×10^-6Pa?m³/s以下。

另外在成膜室10及衬底加热室15中，m/z＝44的气体分子的泄漏率为3×10^-6Pa?m³/s以下优选为1×10^-6Pa?m³/s以下。

另外全压及分压可以使用质量分析器进行测量。例如可使用Qulee CGM-051，ULVAC, Inc.制造的四极质量分析器（也称为Q-mass）另外，泄漏率可以根据利用上述质量分析器测量出的全压及分压算出

泄漏率由外部泄漏及内部泄漏决定。外部泄漏是指：由于微小的孔或密封不良气体从真空系统的外部流入的现象。此外内部泄漏起因於在真空系统中的阀等隔离物处的泄漏或从内部构件释放的气体。为了将泄漏率设定为上述数值以下需要从外部泄漏及内部泄漏的两个方面采取措施。

例如优选使用金属垫片对处理室的开/关部分进行密封。金属垫片优选使用由氟化铁、氧化铝或氧化铬等包覆的金属材料金属垫片的密合性比O形环高，因此可以降低外部泄漏此外，通过利用钝态的被氟化铁、氧化铝、氧化铬等覆盖的金属材料可以抑制從金属垫片释放的包含杂质的释放气体，由此可以降低内部泄漏

作为构成成膜装置的构件，使用包含杂质的释放气体少的铝、铬、钛、鋯、镍或钒另外，也可以使用上述材料覆盖含有铁、铬及镍等的合金材料含有铁、铬及镍等的合金材料具有刚性，耐热且适于加工茬此，通过对表面的凹凸进行抛光处理等缩小表面积可以减少释放气体。

或者也可以使用氟化铁、氧化铝、氧化铬等覆盖上述成膜装置的构件。

优选成膜装置的构件尽量只由金属材料构成例如当设置由石英等构成的观察窗（viewing window）等时，为了抑制释放气体优选表面覆盖囿较薄的氟化铁、氧化铝或氧化铬等。

另外当在导入成膜气体的成膜室前设置精制器时，将精制器到成膜室的管道的长度设置为10m以下優选为5m以下，更优选为1m以下通过将管道的长度设定为10m以下、5m以下或1m以下，可以对应管道长度减少来自管道的释放气体的影响

另外，成膜气体的管道优选使用内部由氟化铁、氧化铝或氧化铬等覆盖的金属管道例如与SUS316L-EP管道相比，上述管道释放的包含杂质的气体的量少而鈳以抑制杂质混入到成膜气体。另外作为管道的接头，优选使用高性能超小型金属垫片接头（UPG接头）此外，通过使用金属材料构成所囿管道的材料与使用树脂等构成所有管道的材料的情况相比，可以降低所产生的释放气体及外部泄漏的影响所以是优选的。

虽然存在於成膜室的吸附物吸附于内壁等而不影响成膜室的压力但是其是对成膜室进行排气时产生的释放气体的主要原因。所以虽然泄漏率与排气速度不相关，但是使用排气能力高的泵尽量地使存在于成膜室内的吸附物脱附并预先进行排气是十分重要的另外，为了促进吸附物嘚脱附也可以对成膜室进行烘烤。通过进行烘烤可以将吸附物的脱附速度提高到十倍左右。烘烤处理以100℃以上450℃以下的温度进行即可此时，一边将惰性气体导入成膜室一边去除吸附物这样可以提高仅通过排气不容易脱附的水等的脱附速度。另外通过对导入的惰性氣体以与烘烤温度基本相同程度的温度进行加热，可以进一步提高吸附物的脱附速度这里，作为惰性气体优选使用稀有气体另外，根據成膜的膜的种类也可以使用氧等代替惰性气体。例如当进行氧化物的成膜时，有时优选使用作为氧化物的主要成分的氧

或者，优選通过导入被加热的稀有气体等的惰性气体或被加热的氧气等提高成膜室内的压力并在经过一定时间之后再次对成膜室进行排气处理。通过导入被加热的气体可以使成膜室内的吸附物脱附由此降低成膜室内的杂质。另外较有效的是将该处理反复进行2次以上30次以下，优選为5次以上15次以下具体地，通过导入温度为40℃以上400℃以下优选为50℃以上200℃以下的惰性气体或氧等来使成膜室内的压力为0.1Pa以上10kPa以下，优選为1Pa以上1kPa以下更优选为5Pa以上100Pa以下，并将保持压力的期间设定为1分以上300分以下优选为5分以上120分以下，即可然后，对成膜室进行5分以上300汾以下优选为10分以上120分以下的排气。

另外通过进行伪成膜(dummy deposition)也可以进一步提高吸附物的脱附速度。伪成膜是指通过溅射法等对伪衬底进荇成膜以在伪衬底及成膜室内壁沉积膜由此将成膜室内的杂质及成膜室内壁的吸附物封闭于膜中。伪衬底优选使用释放气体少的材料唎如可以使用与后面说明的衬底100相同的材料。通过进行伪成膜可以降低后面形成的膜中的杂质浓度另外，可以与烘烤同时进行伪成膜

圖7B是与图7A所示的成膜装置结构不同的成膜装置。该成膜装置包括装载闭锁室22a、衬底加热室25、成膜室20a、成膜室20b以及装载闭锁室22b装载闭锁室22a與衬底加热室25连接，衬底加热室25与成膜室20a连接成膜室20a与成膜室20b连接，成膜室20b与装载闭锁室22b连接各室连接部设置有闸阀，可以将各室独竝地保持为真空状态另外，成膜室20a及成膜室20b与图7A的成膜室10a、成膜室10b及成膜室10c的结构类似另外，衬底加热室25与图7A的衬底加热室15的结构类姒衬底只沿着图7B所示的箭头的方向传送，衬底的入口与出口不同由于图7B的成膜装置与图7A的单晶片多室成膜装置不同，不具有传送室甴此可以减小占地面积。另外成膜室、装载闭锁室及衬底加热室的数目不局限于上述数目，可以根据设置空间、工序适当地进行选择唎如，也可以省略成膜室20b或者也可以设置与成膜室20b连接的第二衬底加热室或第三成膜室。

通过利用上述成膜装置进行氧化物半导体膜的荿膜可以抑制杂质混入氧化物半导体膜。并且通过利用上述成膜装置形成接触于该氧化物半导体膜的膜，可以抑制从接触于氧化物半導体膜的膜向氧化物半导体膜的杂质混入

接着，对具有c轴平行于氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜的成膜方法进行说明

使用实施方式1所示的包含具有c轴平行于氧化物半导体上表面的法向矢量的结晶区域的氧化物半导体的溅射靶材进行氧化物半导体膜的成膜。

溅射靶材的表面温度为100℃以下优选为50℃以下，更优选为室温程度对应大面积衬底的溅射装置大多使用大面积的溅射靶材。但是没有接缝地制造对应大面积的尺寸的溅射靶材十分困难。在实际制造时将多个溅射靶材以尽量没有间隙的方式排列成较大嘚形状，但是无论怎样总会有微小的间隙当溅射靶材的表面温度升高时，有时Zn等从该微小的间隙挥发而导致间隙渐渐变大当间隙变大時，有时垫板的材料及粘合用材料也被溅射这成为导致杂质浓度变高的主要原因。因此优选充分冷却溅射靶材。

具体地作为垫板使鼡具有高导电性及高散热性的金属材料（具体来说使用Cu）。另外通过在垫板内形成水路并使充分量的冷却水流过水路，可以有效地冷却濺射靶材这里，充分的量的冷却水根据溅射靶材的大小而不同例如当采用直径为300mm的圆形的靶材时，可以将冷却水量设定为3L/min以上、5L/min以上戓10L/min以上

这里，利用经典分子动力学计算对一个氩原子碰撞到In-Ga-Zn-O化合物（In:Ga:Zn＝1:1:1[原子数比]）结晶时的情况进行评价图44示出其结果。

另外使用富士通公司制造的Materials Explorer5.0，在温度为300K、时间步长为0.01fs、步骤数为1000万回的条件下进行计算

另外，使用2688原子的In-Ga-Zn-O化合物的单晶进行计算另外，使具有300eV能量的氩原子从平行于该单晶的c轴的方向进行碰撞另外，图44所示的固定层是以位置不会发生变动的方式固定的层另外，图44所示的温度控制层是一直保持恒定温度（300K）的层

图44示出氩原子碰撞前以及氩原子碰撞100ps后的状态。

根据图44可知氩原子碰撞100ps后In-Ga-Zn-O化合物的结晶沿着a-b面裂开具体地，沿着含有Ga与Zn的面裂开

由此可知：当离子碰撞溅射靶材的表面时，从溅射靶材中的结晶区域的a-b面裂开平板状的溅射粒子剥离。

将衬底加热温度设定为100℃以上600℃以下优选为150℃以上550℃以下，更优选为200℃以上500℃以下并在氧气体气氛下形成氧化物半导体膜。氧化物半导体膜的厚度形成为1nm以上40nm以下优选为3nm以上20nm以下。成膜时的衬底加热温度越高,得到的氧化物半导体膜的杂质浓度越低另外，由于在被荿膜面容易形成溅射粒子的迁移氧化物半导体膜中原子排列有序且高密度化而容易形成多晶氧化物半导体膜或CAAC-OS膜。并且通过在氧气体氣氛下进行成膜，等离子体损伤减轻另外由于不含有稀有气体等多余的原子而容易形成多晶氧化物半导体膜或CAAC-OS膜。但是也可以采用氧氣体与稀有气体的混合气氛，在该情况下将氧气体的比例设定为30体积％以上优选为50体积％以上，更优选为80体积％以上另外，由于氧化粅半导体膜越薄晶体管的沟道长度越短所以可以减少阈值电压向负方向漂移的现象出现。但是当氧化物半导体膜过薄时，氧化物半导體膜受到界面散射的显著影响因此场效应迁移率可能降低。

另外当溅射靶材含有Zn时，通过在氧气体气氛下进行成膜等离子体损伤减輕，由此可以获得不容易发生Zn挥发的膜

在成膜压力为0.8Pa以下，优选为0.4Pa以下溅射靶材与衬底之间的距离为40mm以下，优选为25mm以下的条件下进行氧化物半导体膜的成膜通过在该条件下进行氧化物半导体膜的成膜，可以降低溅射粒子与其它的溅射粒子、气体分子或离子发生碰撞的頻度即，可以通过对应成膜压力使溅射靶材与衬底之间的距离小于溅射粒子、气体分子或离子的平均自由程可以降低膜中的杂质浓度。

例如在压力为0.4Pa、温度为25℃（绝对温度为298K）下的平均自由程为：氢分子（H₂）为48.7mm、氦分子（He）为57.9mm、水分子（H₂O）为31.3mm、乙烷分子（CH₄）为13.2mm、氖分孓（Ne）为42.3mm、氮分子（N₂）为23.2mm、一氧化碳分子（CO）为16.0mm、氧分子（O₂）为26.4mm、氩分子（Ar）为28.3mm、二氧化碳分子（CO₂）为10.9mm、氪分子（Kr）为13.4mm、氙分子（Xe）为9.6mm。叧外当压力变为2倍时平均自由程变为2分之1，当绝对温度变为2倍时平均自由程变为2倍

因此，分子的直径越大平均自由程越短并且当被包含于膜中时，由于分子直径大而会妨碍结晶区域的生长为此，例如可以说具有Ar以上的直径的分子容易成为杂质。

这里利用经典分孓动力学计算对对In-Ga-Zn-O结晶层间添加CO₂时是否能够维持结晶结构进行了评价。

另外使用富士通公司制造的Materials Explorer5.0，在温度为298K、压力为1气压、时间步长為0.2fs、步骤数为500万回的条件下进行计算

由此可知：为了获得In-Ga-Zn-O结晶，需要使CO₂与In-Ga-Zn-O结晶所有原子的比例设置为0.52％以下或小于0.59％

接着，进行加热處理加热处理在减压气氛、惰性气氛或氧化气氛下进行。利用加热处理可以降低氧化物半导体膜中的杂质浓度

作为加热处理，优选在減压气氛或惰性气氛下进行加热处理之后在保持温度的情况下将气氛切换为氧化气氛再进行加热处理。这是因为如下缘故：当在减压气氛下或惰性气氛下进行加热处理时可以减少氧化物半导体膜中的杂质浓度，但是在同时产生氧缺损通过在氧化气氛下进行加热处理，鈳以减少此时产生的氧缺损

除了进行成膜时的衬底加热之外，通过在成膜之后对氧化物半导体膜进行加热处理可以降低氧化物半导体膜中的杂质浓度。

另外可以使氧化物半导体膜的根据热脱附谱分析法（TDS:Thermal Desorption Spectroscopy）分析的m/z＝2（氢分子等）的气体分子、m/z＝18的气体分子、m/z＝28的气体汾子及m/z＝44的气体分子的释放量分别为1×10¹⁹个/cm³以下，优选为1×10¹⁸个/cm³以下

另外，利用TDS分析测量释放量的方法参照后面说明的氧原子的释放量的测量方法

这里，对在本实施方式所示的成膜装置的成膜室中进行氧化物半导体膜的成膜时的各分子的分压进行说明另外，利用ULVAC, Inc.制造的四極质量分析器Qulee CGM-051测量成膜时的全压及分压

在衬底加热温度为150℃、溅射靶材为In-Ga-Zn-O化合物靶材（In：Ga：Zn＝1：1：1[原子数比]）、氩为50sccm且氧为50sccm、电力为9kW（AC）、衬底-靶材间距离为150mm的条件下进行氧化物半导体膜的成膜。

图45示出成膜开始100s后的全压、m/z＝2的分压、m/z＝18的分压、m/z＝28的分压、m/z＝40的分压及m/z＝44嘚分压

根据图45可知：当使用本实施方式所示的成膜装置时，成膜时的m/z＝2的分压、m/z＝18的分压、m/z＝28的分压及m/z＝44的分压分别为1.5×10^-4Pa、5×10^-5Pa、3×10^-5Pa及8×10^-5Paの小由此可知成膜时不容易发生杂质的混入。

通过使用上述成膜装置可以获得具有c轴平行于氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜由于具有c轴平行于氧化物半导体膜上表面的法向矢量的结晶区域的氧化物半导体膜具有优良的半导体特性，因此将其用于晶体管时可以获得高可靠性

本实施方式可以与其他实施方式适当地组合而实施。

使用图11A至图16B对使用利用实施方式1所示的溅射靶材忣实施方式2所示的成膜装置形成的氧化物半导体膜的晶体管进行说明

图11A至图14B所示的晶体管由于光刻工序数少而在生产率上占有优势。因洏图11A至图14B所示的晶体管适用于需要晶体管尺寸相对较大的显示装置等

首先，对图11A和11B所示的晶体管的结构进行说明图11A是晶体管的俯视图。图11B是对应于图11A所示的点划线A-B的截面图

图11B所示的晶体管包括：衬底100；设置在衬底100上的基底绝缘膜102；设置在基底绝缘膜102上的氧化物半导体膜106；氧化物半导体膜106上的以至少接触于氧化物半导体膜106的一部的方式设置的一对电极116；以覆盖氧化物半导体膜106及一对电极116的方式设置的栅極绝缘膜112；以隔着栅极绝缘膜112与氧化物半导体膜106重叠的方式设置的栅电极104。

这里氧化物半导体膜106使用实施方式1所示的包含具有c轴平行于氧化物半导体上表面的法向矢量的结晶区域的氧化物半导体的溅射靶材进行成膜。另外氧化物半导体膜106使用实施方式2所示的成膜装置进荇成膜。

将氧化物半导体膜106的厚度设定为1nm以上50nm以下优选其厚度为3nm以上20nm以下。尤其是在晶体管的沟道长度为30nm以下且氧化物半导体膜106的厚度為5nm左右的情况下可以抑制晶体管的沟道长度变短时阈值电压向负方向漂移的现象出现而具有稳定的电特性。

优选氧化物半导体膜106至少含囿In及Zn另外，优选氧化物半导体膜106除了In及Zn之外还含有用来降低晶体管电特性变化的Ga、Sn、Hf或Al

或者，除了In及Zn之外氧化物半导体膜106还可以含囿用来降低晶体管电特性变化的选自La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu中的一种以上的镧系元素。

例如使用In-Sn-Zn-O化合物的晶体管比较易于获得高場效应迁移率。具体地可以使晶体管的场效应迁移率为31cm²/Vs以上、40cm²/Vs以上、60cm²/Vs以上、80cm²/Vs以上或100cm²/Vs以上。另外即使采用In-Sn-Zn-O化合物之外的化合物（例如In-Ga-Zn-O化匼物），通过降低缺陷密度也可以提高场效应迁移率

当作为氧化物半导体膜106使用In-Zn-O化合物时，原子数比为In/Zn＝0.5以上且50以下优选为In/Zn＝1以上且20鉯下，更优选为In/Zn＝1.5以上且15以下通过将Zn的原子数比设定为上述范围内，可以提高晶体管的场效应迁移率这里，化合物的原子数比优选为當In:Zn:O=X:Y:Z时Z＞1.5X+Y。

作为氧化物半导体膜106可以使用以化学式InMO₃(ZnO)_m（m＞0）表示的材料。在此M表示选自Zn、Ga、Al、Mn、Sn、Hf及Co中的一种或多种金属元素。例如莋为M，也可以使用Ga、Ga及Al、Ga及Mn或Ga及Co等

为了降低晶体管的断态电流，氧化物半导体膜106选择带隙为2.5eV以上优选为2.8eV以上，更优选为3.0eV以上的材料

叧外，优选氧化物半导体膜106为碱金属及碱土金属等被降低的杂质浓度极低的氧化物半导体膜当氧化物半导体膜106具有上述杂质时，因由杂質形成的能级造成带隙内发生复合而导致晶体管的断态电流增大

通过使用上述氧化物半导体膜106可以减小晶体管的断态电流。例如可以使晶体管的沟道长度为3μm、沟道宽度为1μm时的断态电流为1×10^-18A以下、1×10^-21A以下或1×10^-24A以下。因此可以制造具有优良的数据保持特性的耗电量小嘚存储单元。

尽管对衬底100没有太大的限制但是，衬底100需要至少具有能够承受后面的热处理程度的耐热性例如，作为衬底100也可以使用箥璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。此外还可以采用使用硅或碳化硅等的单晶半导体衬底或多晶半导体衬底，使用硅锗等嘚化合物半导体衬底SOI（Silicon On Insulator：绝缘体上硅片）衬底等，并且优选将在上述衬底上设置有半导体元件的衬底作为衬底100

此外，衬底100也可以使用柔性衬底另外，作为在柔性衬底上设置晶体管的方法可以举出如下方法：在不具有柔性的衬底上形成晶体管之后，将晶体管剥离并将該晶体管转置到柔性衬底的衬底100上在此情况下，优选在不具有柔性的衬底和晶体管之间设置剥离层

基底绝缘膜102可以使用选自氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氮化铝、氧化铪、氧化锆、氧化钇、氧化镧、氧化铯、氧化钽和氧化镁中的一种以上形成的单层戓叠层。

优选基底绝缘膜102具有充分的平坦性具体而言，以平均粗糙度（Ra）成为1nm以下优选为0.3nm以下，更优选为0.1nm以下的方式设置基底绝缘膜102通过采用上述数值以下的Ra，易于在氧化物半导体膜106中形成结晶区域在此，Ra是为了可以应用于面而将在JIS B0601中定义的中心线平均粗糙度扩大為三维来得到的值可以将Ra表示为“将从基准面到指定面的偏差的绝对值平均来得到的值”，并且Ra以如下算式1定义

另外，在算式1中S₀表礻测定面（由坐标（x₁,y₁）（x₁,y₂）（x₂,y₁）（x₂,y₂）的四个点表示的四边形的区域)的面积，Z₀表示测定面的平均高度可以利用原子力显微镜（AFM：Atomic

氧氮化硅昰指在其组成上氧含量多于氮含量的物质，例如包含50原子%以上且70原子%以下的氧、0.5原子%以上且15原子%以下的氮、25原子%以上且35原子%以下的硅以忣0原子%以上且10原子%以下的氢的物质。另外氮氧化硅是指在其组成上氮含量多于氧含量的物质，例如包含5原子%以上且30原子%以下的氧、20原孓%以上且55原子%以下的氮、25原子%以上且35原子%以下的硅以及10原子%以上且25原子%以下的氢的物质。注意上述范围是使用卢瑟福背散射分析（RBS:Rutherford

此外，基底绝缘膜102优选使用通过加热处理释放氧的绝缘膜

“通过加热处理释放氧”是指当利用TDS分析时，换算为氧原子时的氧的释放量为1.0×10¹⁸atoms/cm³以仩或3.0×10²⁰atoms/cm³以上

在此，以下说明利用TDS分析换算为氧原子的氧的释放量的测量方法

进行TDS分析时的气体的释放量与释放气体的离子强度的积分徝成比例。因此可以根据测量的离子强度的积分值和标准样品的基准值的比率计算出气体的释放量。标准样品的基准值是指：在包含所萣密度的原子的样品中该原子的密度与相当于该原子的离子强度的积分值所成的比例。

例如根据作为标准样品的含有既定密度的氢的矽片的TDS分析结果以及绝缘膜的TDS分析结果，可以通过算式2求出绝缘膜中的氧分子的释放量（N_O2）这里，假定以通过TDS分析得到的被检测出为质量数32的气体都来源于氧分子作为质量数32的气体，有CH₃OH但是CH₃OH存在的可能性较低，所以这里不考虑此外，包含作为氧原子的同位素的质量數17的氧原子及质量数18的氧原子的氧分子也在自然界的存在比率极微量所以也不考虑到该氧分子。

N_H2是将从标准样品脱附的氢分子转化为密喥而获得的值S_H2是对标准样品进行TDS分析而得到的离子强度的积分值。在此将标准样品的基准值设定为N_H2/S_H2。S_O2是对绝缘膜进行TDS分析而得到的离孓强度的积分值α是在TDS分析中影响到离子强度的系数。关于算式2的详细说明可以参照日本专利申请公开平6-275697公报。注意使用由电子科學公司制造的热脱附装置EMD-WA1000S/W，并将包含1×10¹⁶atoms/cm³的氢原子的硅片用作标准样品来对上述绝缘膜的氧的释放量进行测量。

此外在TDS分析中，氧的一蔀分作为氧原子被检测出氧分子与氧原子的比率可以从氧分子的离子化率算出。另外因为上述的α包括氧分子的离子化比率，所以通过评估氧分子的释放量，可以估算出氧原子的释放量。

注意，N_O2是氧分子的释放量换算为氧原子时的释放量是氧分子的释放量的2倍。

在上述结构中作为通过加热处理释放氧的膜也可以是氧过剩的氧化硅（SiO_X（X＞2））。在氧过剩的氧化硅（SiO_X（X＞2））中每单位体积中含有的氧原子多于硅原子数的2倍。每单位体积的硅原子数及氧原子数为通过卢瑟福背散射光谱法而测定的值

通过从基底绝缘膜102对氧化物半导体膜106供应氧，可以降低氧化物半导体膜106与基底绝缘膜102之间的界面能级密度（interface state density）由此可以抑制因晶体管的工作而使载流子在氧化物半导体膜106与基底绝缘膜102之间的界面被俘获，从而可以获得可靠性高的晶体管

并且，有时因氧化物半导体膜106的氧缺损而产生电荷一般来说，有时氧囮物半导体膜106中的氧缺损的一部分成为施主而产生成为载流子的电子。其结果晶体管的阈值电压漂移到负方向。因此通过从基底绝緣膜102对氧化物半导体膜106供应充分的氧，优选的是使氧化物半导体膜106含有过剩的氧可以降低导致阈值电压向负方向漂移的氧化物半导体膜106嘚氧缺损。

过剩氧主要是存在于氧化物半导体膜106的晶格之间的氧其氧浓度为1×10¹⁶atoms/cm³以上2×10²⁰atoms/cm³以下的范围内。通过将存在于氧化物半导体膜106的晶格之间的氧的浓度设定为上述范围内结晶不会发生变形等而不破坏结晶区域，因此是优选的

一对电极116可以使用选自Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta、W以及这些元素的氮化物、氧化物及合金中的一种以上形成的单层或叠层。或者也可以使用至少含有In及Zn的氧化物或氧氮化物。例如可以使用In-Ga-Zn-O-N化合物等。

栅极绝缘膜112可以使用选自与基底绝缘膜102类似的材料形成

栅电极104可以使用选自与一对电极116同样的材料形成。

接着對图12A和12B所示的晶体管的结构进行说明。图12A是晶体管的俯视图图12B是对应于图12A所示的点划线A-B的截面图。

图12B所示的晶体管包括：衬底100；设置在襯底100上的基底绝缘膜102；设置在基底绝缘膜102上的一对电极216；一对电极216上的以至少接触于一对电极216及基底绝缘膜102的一部分的方式设置的氧化物半导体膜206；以覆盖一对电极216及氧化物半导体膜206的方式设置的栅极绝缘膜212；以隔着栅极绝缘膜212与氧化物半导体膜206重叠的方式设置的栅电极204

叧外，一对电极216、氧化物半导体膜206、栅极绝缘膜212及栅电极204可以分别使用与一对电极116、氧化物半导体膜106、栅极绝缘膜112及栅电极104类似的方法及類似的材料形成

接着，对图13A和13B所示的晶体管的结构进行说明图13A是晶体管的俯视图。图13B是对应于图13A所示的点划线A-B的截面图

图13B所示的晶體管包括：衬底100；设置在衬底100上的栅电极304；以覆盖栅电极304的方式设置的栅极绝缘膜312；以隔着栅极绝缘膜312与栅电极304重叠的方式设置的氧化物半导体膜306；氧化物半导体膜306上的以至少接触于氧化物半导体膜306的一部分的方式设置的一对电极316；以覆盖氧化物半导体膜306及一对电极316的方式設置的保护绝缘膜318。

另外一对电极316、氧化物半导体膜306、栅极绝缘膜312及栅电极304可以分别使用与一对电极116、氧化物半导体膜106、栅极绝缘膜112及柵电极104类似的方法及类似的材料形成。

另外保护绝缘膜318可以使用选自与基底绝缘膜102类似的材料形成。

接着对图14A和14B所示的晶体管的结构進行说明。图14A是晶体管的俯视图图14B是对应于图14A所示的点划线A-B的截面图。

图14B所示的晶体管包括：衬底100；设置在衬底100上的栅电极304；以覆盖栅電极304的方式设置的栅极绝缘膜312；设置在栅极绝缘膜312上的一对电极416；一对电极416上的以至少接触于一对电极416及栅极绝缘膜312的一部分的方式设置嘚氧化物半导体膜406；以覆盖一对电极416及氧化物半导体膜406的方式设置的保护绝缘膜418

另外，一对电极416、氧化物半导体膜406及保护绝缘膜418可以分別使用与一对电极116、氧化物半导体膜106及保护绝缘膜318类似的方法及类似的材料形成

虽然图15A至图16B所示的晶体管比图11A至图14B所示的晶体管工序稍微复杂，但是由于沟道长度短不容易发生阈值电压向负方向漂移的现象且寄生电容小，因此适用于要求优良电特性的微型晶体管

接着，对图15A至15C所示的晶体管的结构进行说明图15A是晶体管的俯视图。图15B及15C是对应于图15A所示的点划线A-B的截面图

图15B所示的晶体管包括：衬底100；设置在衬底100上的基底绝缘膜502；设置在基底绝缘膜502周围的保护膜520；设置在基底绝缘膜502及保护膜520上的包括高电阻区域506a及低电阻区域506b的氧化物半导體膜506；设置在氧化物半导体膜506上的栅极绝缘膜512；以隔着栅极绝缘膜512重叠于氧化物半导体膜506的方式设置的栅电极504；以接触于栅电极504的侧面的方式设置的侧壁绝缘膜524；氧化物半导体膜506上的以至少接触于氧化物半导体膜506的一部分的方式设置的一对电极516；以覆盖栅电极504、侧壁绝缘膜524忣一对电极516的方式设置的保护绝缘膜518；以通过设置在保护绝缘膜518中的开口部与一对电极516接触的方式设置的布线522。

另外一对电极516、栅极绝緣膜512、保护绝缘膜518及栅电极504可以分别使用与一对电极116、栅极绝缘膜112、保护绝缘膜318及栅电极104类似的方法及类似的材料形成。

另外可以以如丅方法设置氧化物半导体膜506：以栅电极504为掩模，穿过栅极绝缘膜添加能够降低氧化物半导体膜的电阻值的杂质来形成低电阻区域506b此时，沒有被添加杂质的区域成为高电阻区域506a另外，作为杂质可以使用磷、氮或硼等在添加杂质后进行用于活性化的在250℃以上650℃以下的温度丅的加热处理。另外与离子掺杂法相比，优选使用离子注入法进行杂质添加这是由于使用离子注入法时氧化物半导体膜中的氢混入少。但是并不排除离子掺杂法。

另外也可以以如下方法设置氧化物半导体膜506：以栅电极504及侧壁绝缘膜524为掩模，穿过栅极绝缘膜添加能够降低氧化物半导体膜的电阻值的杂质来形成低电阻区域506b此时，没有被添加杂质的区域成为高电阻区域506a具体地，与侧壁绝缘膜524重叠的区域不是低电阻区域506b而是高电阻区域506a（参照图15C）

另外，通过穿过栅极绝缘膜添加杂质可以降低对氧化物半导体膜添加杂质时产生的损伤。但是也可以注入杂质而不穿过栅极绝缘膜地。

另外可以通过对与基底绝缘膜102使用类似的方法及类似的材料形成的绝缘膜进行加工形荿沟槽部分来形成基底绝缘膜502。

另外保护膜520可以通过以填埋设置于基底绝缘膜502中的沟槽部分的方式形成绝缘膜，然后进行CMP处理来形成

保护膜520可以使用氮氧化硅、氮化硅、氧化铝、氮化铝、氧化铪、氧化锆、氧化钇、氧化镧、氧化铯、氧化钽及氧化镁中的一种以上形成的單层或叠层。

例如优选保护膜520具有如下性质：即使在250℃以上且450℃以下，优选为150℃以上且800℃以下的温度范围内进行一个小时的加热处理也鈈会使氧透过

由于保护膜520具有上述性质，所以通过将保护膜520设置在基底绝缘膜502的周围可以抑制因加热处理从基底绝缘膜502释放的氧扩散箌晶体管的外部。如此氧被保持于基底绝缘膜502中，由此可以防止晶体管的场效应迁移率降低从而可以降低阈值电压不均匀并提高可靠性。

但是也可以采用不设置保护膜520的结构。

侧壁绝缘膜524通过在覆盖栅电极504形成绝缘膜之后对该绝缘膜进行蚀刻而形成蚀刻使用各向异性高的蚀刻方法。可以通过对绝缘膜进行各向异性高的蚀刻工序以自对准的方式形成侧壁绝缘膜524例如，优选使用干蚀刻法作为用于干蝕刻法的蚀刻气体，例如可以举出三氟甲烷、八氟环丁烷、四氟化碳等的含氟气体也可以对蚀刻气体添加稀有气体或氢。干蚀刻法优选使用对衬底施加高频电压的反应性离子蚀刻法（RIE法）

另外，布线522可以使用选自与栅电极104类似的材料形成

接着，对图16A和16B所示的晶体管的結构进行说明图16A是晶体管的俯视图。图16B是对应于图16A所示的点划线A-B的截面图

图16B所示的晶体管包括：衬底100；设置在衬底100上的具有沟槽部分嘚基底绝缘膜602；设置在基底绝缘膜602的沟槽部分中的一对电极616；设置在基底绝缘膜602及一对电极616上的包括高电阻区域606a及低电阻区域606b的氧化物半導体膜606；设置在氧化物半导体膜606上的栅极绝缘膜612；以隔着栅极绝缘膜612重叠于氧化物半导体膜606的方式设置的栅电极604；以覆盖栅极绝缘膜612及栅電极604的方式设置的保护绝缘膜618；以通过设置在保护绝缘膜618、栅极绝缘膜612及氧化物半导体膜606中的开口部与一对电极616接触的方式设置的布线622。

叧外栅极绝缘膜612、保护绝缘膜618、氧化物半导体膜606、布线622及栅电极604可以分别使用与栅极绝缘膜112、保护绝缘膜318、氧化物半导体膜506、布线522及栅電极104类似的方法及类似的材料形成。

另外可以通过对与基底绝缘膜102使用类似的方法及类似的材料形成的绝缘膜进行加工形成沟槽部分来形成基底绝缘膜602。

另外一对电极616可以通过以填埋设置于基底绝缘膜602中的沟槽部分的方式形成导电膜，然后进行CMP处理来形成

下面，使用圖27至图30C对晶体管的场效应迁移率进行说明

不仅限于使用氧化物半导体的情况，由于多种原因测量出的晶体管的场效应迁移率总是比其固囿场效应迁移率低半导体内部的缺陷或半导体与绝缘膜的界面的缺陷是导致场效应迁移率下降的主要原因。这里使用Levinson模型，理论性地導出假定半导体内部不存在缺陷时的场效应迁移率

将晶体管的固有场效应迁移率设定为μ₀，并以算式3示出假定半导体中存在某种位能障壁（晶界等）时测量到的场效应迁移率μ。

在此E是位能障壁的高度，k是玻尔兹曼常数T是绝对温度。另外在Levinson模式中假定位能障壁的高喥E起因于缺陷，并以算式4表示

在此，e是元电荷N是沟道内的单位面积的平均缺陷密度，ε是半导体的介电常数，n是沟道的单位面积的载鋶子密度C_OX是单位面积的栅极绝缘膜电容，V_gs是栅电压t是沟道厚度。另外当半导体层的厚度为30nm以下时，沟道厚度可以与半导体层的厚度楿同

线性区域中的漏电流I_ds由算式5表示。

在此L是沟道长度，W是沟道宽度这里L与W都为10μm。此外V_ds是漏电压。

算式6表示对算式5的两边取对數时的算式

由于算式6的右边为V_gs的函数，因此根据以ln（I_ds/V_gs）为纵轴并以1/V_gs为横轴绘制实际测量值得到的图表的直线的斜率可以求出缺陷密度N即，可以根据晶体管的V_gs-I_ds特性求出半导体中的缺陷密度N

半导体中的缺陷密度N取决于半导体成膜时的衬底加热温度。当作为半导体采用使用In、Sn及Zn的比率为In:Sn:Zn＝1:1:1[原子数比]的In-Sn-Zn-O溅射靶材成膜的氧化物半导体时氧化物半导体中的缺陷密度N为1×10¹²/cm²左右。

当根据上述氧化物半导体中的缺陷密喥N利用算式3及算式4进行计算时本来的晶体管的场效应迁移率μ₀为120cm²/Vs。由此可知氧化物半导体中及氧化物半导体与与其接触的栅极绝缘膜嘚界面没有缺陷，即理想的晶体管的场效应迁移率μ₀为120cm²/Vs但是，缺陷多的氧化物半导体的晶体管的场效应迁移率μ为30cm²/Vs左右

另外，即使半導体内部没有缺陷晶体管的传输特性也受沟道和栅极绝缘膜之间的界面散射的影响。由算式7表示距栅沟道和栅极绝缘膜之间的界面x远的位置上的场效应迁移率μ₁

这里，D是因栅电极产生的电场强度B是常数，l是因界面散射的不利影响而产生的深度B及l可以通过实测晶体管嘚电特性而求出，根据上述使用氧化物半导体的晶体管的电特性的实测可以求出B＝4.75×10⁷cm/s、l＝10nm可知当D增加，即V_gs变高时算式7的第2项也增加，所以场效应迁移率μ₁降低

图27示出氧化物半导体中及氧化物半导体与与其接触的栅极绝缘膜的界面没有缺陷，即理想的晶体管的场效应迁迻率μ₂的计算结果另外，计算使用Synopsys公司制造的Sentaurus Device并且将氧化物半导体的带隙设定为2.8eV、电子亲和力设定为4.7eV、相对介电常数设定为15、厚度设萣为15nm。并且将栅极的功函数设定为5.5eV，将源极及漏极的功函数设定为4.6eV另外，将栅极绝缘膜的厚度设定为100nm并将相对介电常数设定为4.1。另外将沟道长度及沟道宽度分别设定为10μm，并将V_ds设定为0.1V

根据图27可知：在V_gs为1V左右，场效应迁移率μ₂具有100cm²/Vs以上的峰值但是当V_gs变高时，界面散射的影响变大而效应迁移率μ₂降低

图28A至图30C示出当对该理想的晶体管进行微型化时的计算结果。另外计算假定使用图15A至15C所示的结构的晶体管。

这里将低电阻区域506b的电阻率设定为2×10^-3Ωcm、栅电极504的宽度设定为33nm、侧壁绝缘膜524的宽度设定为5nm、沟道宽度设定为40nm。另外虽然为了方便起见，将沟道区记载为高电阻区域506a但是，这里假定沟道区为本征半导体

Device。图28A至28C示出图15B所示的结构的晶体管的I_ds（实线）及场效应迁迻率μ（虚线）的V_gs依赖性另外，I_ds在是将V_ds为1V的情况下计算的场效应迁移率μ是在V_ds为0.1V的情况下计算的。这里图28A示出栅极绝缘膜的厚度为15nm嘚情况，图28B示出厚度为10nm的情况图28C示出厚度为5nm的情况。

图28A至28C示出：随着栅极绝缘膜变薄断开状态（这里指V_gs为-3V至0V的范围）的漏电流I_ds降低，洏场效应迁移率μ的峰值和导通状态（这里指V_gs为0V至3V的范围）的漏电流I_ds没有明显的变化由图28A至28C可知V_gs为1V左右时I_ds超过作为半导体装置的存储器等所需要的10μA。

类似地对图15C所示的晶体管进行计算图15C所示的晶体管与图15B所示的晶体管的不同之处在于其具有包括高电阻区域507a及低电阻区域507b的氧化物半导体膜507。具体地图15C所示的晶体管的氧化物半导体膜507的与侧壁绝缘膜524重叠的区域属于高电阻区域507a。即该晶体管的偏置区(offset region)的寬度为侧壁绝缘膜524的宽度。另外偏置区的宽度也称为偏置长(offset length)（L_off）（参照图15A）。另外为了方便起见将L_off的左右设定为相同宽度。

图29A至29C示出圖15C所示的晶体管的L_off为5nm时的漏电流I_ds（实线）及场效应迁移率μ（虚线）的V_gs依赖性另外，I_ds是在将V_ds为1V的情况下计算的场效应迁移率μ是在V_ds为0.1V嘚情况下计算的。这里图29A示出栅极绝缘膜的厚度为15nm的情况，图29B示出厚度为10nm的情况图29C示出厚度为5nm的情况。

另外图30A至30C示出根据图15C所示的晶体管的结构的L_off为15nm时的晶体管的漏电流I_ds（实线）及场效应迁移率μ（虚线）的V_gs依赖性。另外I_ds是在将V_ds为1V的情况下计算的，场效应迁移率μ是在V_ds为0.1V的情况下计算的这里，图30A示出栅极绝缘膜的厚度为15nm的情况图30B示出厚度为10nm的情况，图30C示出厚度为5nm的情况

根据图29A至图30C所示的计算結果可知：其与图28A至28C同样都是随着栅极绝缘膜变薄，断开状态（这里指V_gs为-3V至0V的范围）的漏电流I_ds降低而场效应迁移率μ的峰值和导通状态（这里指V_gs为0V至3V的范围）的漏电流I_ds没有明显的变化。

另外场效应迁移率μ的峰值在图28A至28C中为80cm²/Vs左右，但是在图29A至29C中为60cm²/Vs左右而在图30A至30C中为40cm²/Vs左祐，由此可知场效应迁移率μ的峰值随着L_off的增加而降低此外，断开状态的I_ds也具有同样的倾向另一方面，导通状态的I_ds随着偏置长L_off的增加而減少但是与断开状态的I_ds的降低相比平缓得多。另外由各计算结果可知V_gs为1V左右时I_ds超过作为半导体装置的存储器等所需要的10μA。

接着对使用氧化物半导体的晶体管的电特性进行说明。

图31A和31B是示出制造的晶体管（样品1及样品2）的结构的俯视图及截面图图31A是晶体管的俯视图。另外图31B是对应于图31A的点划线A-B的截面图。

图31B所示的晶体管包括：衬底700；设置在衬底700上的基底绝缘膜702；设置在基底绝缘膜702上的氧化物半导體膜706；接触于氧化物半导体膜706的一对电极716；设置在氧化物半导体膜706及一对